

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-205363
 (43)Date of publication of application : 30.07.1999


(51)Int.Cl. H04L 12/40
 G06F 13/00
 G06F 13/00
 G06F 13/14
 G06F 13/38
 H04L 12/28

(21)Application number : 10-021601 (71)Applicant : NEC CORP.
 (22)Date of filing : 20.01.1998 (72)Inventor : SAITO TOMOKI

(54) IEEE 1394 DEVICE CONTROLLER**(57)Abstract:**

PROBLEM TO BE SOLVED: To allow the controller to recognize which kind of capability an IEEE 1394 device has and what kind of control is available by allowing the IEEE 1394 device controller connecting with a high speed serial bus IEEE 1394 to initialize the high speed serial bus IEEE 1394 so as to have a Node-ID number assigned to each device corresponding to identification information specific to each device thereby grasping what kind of devices are connected to the high speed serial bus IEEE 1394.

SOLUTION: A controller 100 connecting with an IEEE 1394 bus is provided with a device control section 11 controlling other device connecting with the 1394 bus, a device recognition section 12 that reads contents of a Configuration ROM of other device connecting with the 1394 bus, and Node-ID-Configuration ROM information storage section 2 that stores the contents of the Configuration ROM read by the device recognition section in cross reference with the Node-ID. The device control section 11 references the Node-ID-Configuration ROM information storage section 2 to send a control signal to the other device connecting with the 1394 bus.

**LEGAL STATUS**

[Date of request for examination] 20.01.1998
 [Date of sending the examiner's decision of rejection]
 [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
 [Date of final disposal for application]
 [Patent number]
 [Date of registration]
 [Number of appeal against examiner's decision of rejection]
 [Date of requesting appeal against examiner's decision of rejection]
 [Date of extinction of right]

Copyright (C), 1998,2000 Japanese Patent Office

【特許請求の範囲】

【請求項1】 物理層、リンク層、トランザクション層から構成され、前記各層の動作を制御するシリアルバスマネージメントを含み、前記トランザクション層を介してデータ転送を行う高速シリアルバスIEEE1394バスノードであって、

高速シリアルバスIEEE1394に接続された他の機器が有するConfiguration（コンフィグレーション）ROM情報の内容を読み込む機器認識手段と、

前記機器認識手段によりConfiguration ROMを読み込まれた機器のNode_ID番号とConfiguration ROM記述内容とを対応付けを行い、その内容を記憶するNode_ID-Configuration ROM情報記憶部と、

前記Node_ID-Configuration ROM情報記憶部を参照し、高速シリアルバスIEEE1394に接続されたある特定の機器を制御するための制御信号を送出する機器制御手段と、を備えたことを特徴とするIEEE1394機器制御装置。

【請求項2】 前記機器認識手段は、前記Configuration ROMの内容を全て読み込むことを特徴とする請求項1記載のIEEE1394機器制御装置。

【請求項3】 前記機器認識手段は、前記Configuration ROMの内容から制御に必要な情報を選択して読み込むことを特徴とする請求項1記載のIEEE1394機器制御装置。

【請求項4】 前記制御手段は、前記Node_ID-Configuration ROM情報記憶部に記憶された情報から高速シリアルバスIEEE1394に接続された機器の制御可能な能力を認識し、この能力の範囲内で前記機器を制御することを特徴とする請求項1又は2記載のIEEE1394機器制御装置。

【請求項5】 Configuration ROMを備えることを特徴とする請求項1、2、3又は4記載のIEEE1394機器制御装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、パーソナルコンピュータやその周辺機器、Audio/Visual機器（以下、「AV機器」という。）を接続することが可能な高速シリアルバス（“IEEE Standard for a High Performance Serial Bus（アイイーイーイースタンダードフォーアハイパフォーマンスシリアルバス）”，IEEE Std. 1394-1995に記載されている。「高速シリアルバスIEEE1394」という。）を用いたネットワークにおいて、高速シリアルバスIEEE1394に接続された機器の制御に関する。

【0002】

【従来の技術】パーソナルコンピュータとプリンタ、ハードディスクやイメージスキャナ等の周辺機器や、デジタルビデオカメラなどの映像機器やオーディオ機器間

の主信号の転送や制御信号の転送方法として、高速シリアルバスIEEE1394が利用される。このIEEE1394を搭載した機器（以下、「1394機器」という。）を複数接続することにより、ネットワークを構成することができる。

【0003】高速シリアルバスIEEE1394をAV機器のネットワークとして用いた例を図14に示す。この図には、高速シリアルバスIEEE1394上に5台のAV機器71～75が接続されている。各AV機器には、機器間でのデータ転送時にIsochronous（アイソクロナス）チャンネルの関連付けをするために、IEC61883規格（“Digital interface for consumer electronic audio/video equipment”（デジタルインターフェイスフォーコンシューマエレクトロニクスオーディオ/ビデオイクウィップメント）、IEC, Referencenumber 100C/46～50/CDV, project number 100C/61883-1～5/Ed.1）で定められているMaster Plug Register（MPR：マスタープラグレジスタ）とPlug Control Register（PCR：プラグコントロールレジスタ）が装備されている。これらのレジスタには、それぞれAVデータの入力用レジスタと出力用レジスタがあり、Master Plug Registerには、input Master Plug Register（iMPR：インプットプラグレジスタ）とoutput Master Plug Register（oMPR：アウトプットマスタープラグレジスタ）があり、Plug Control Registerには、input Plug Control Register（iPCR：インプットプラグコントロールレジスタ）とoutput Plug Control Register（oPCR：アウトプットプラグコントロールレジスタ）がある。これらのレジスタの詳細なフォーマットを図15に示す。

【0004】oMPR81とiMPR82～85はAV機器内に1つだけ存在し、AV機器内のoPCR91とiPCR92～97の数を管理している。1つのAV機器内に存在できるoPCRとiPCR数は、それぞれ最大32個である。oPCRとiPCRには、コネクションを確立するために必要な情報として、Broadcast connection（ブロードキャストコネクション）の有無、Point-to-point connection（ポイントトゥーポイントコネクション）数、Isochronous（アイソクロナス）チャンネル番号等が記述され、oPCRにはさらにIsochronousデータフローの転送速度と帯域が記述される。

【0005】MPR及びPCRが記述されているレジスタアドレスは、図11に示されているように、IEEE1394規格で定められているCSR（Command and Status Register：コマンドアンドステータスレジスタ）空間のアドレス中のFF FF F0 09 00 h（hは16進数を表す）番地からFF FF F0 09 FF h番地までに記述されている。

3

【0006】AV機器が出力するIsochronousデータは、これらのPCRを適切に設定することにより、AV機器間でIsochronousデータフローのバスを張ることができるので、任意のAV機器間でのデータ転送が可能である。PCRを用いたコネクションの概念を図14に示す。PCRを用いたコネクションには、Point-to-point connectionとBroadcast connectionの2種類がある。

【0007】Point-to-point connectionは、あるAV機器の1つのoPCRと別のAV機器の1つのiPCRとを1つのIsochronousチャンネルで結び付けるコネクションである。例えば図14では、AV機器71のoPCR91とAV機器74のiPCR96間のデータフローが相当する。このコネクションは、コネクションを確立した機器或いは制御アプリケーションのみによってしかレジスタを書き換えることはできないのでプロテクトがかけられる。また、同じ1つのPCRに、複数のPoint-to-point connectionを存在させることができる。例えば図14では、AV機器71のoPCR91とAV機器72のiPCR93との間の同じIsochronousデータフローを用いた3つのPoint-to-point connectionが相当する。

【0008】Broadcast connectionは、あるAV機器の1つのoPCRと1つのIsochronousチャンネルのみを結び付けたBroadcast-out connectionと、別の機器の1つのiPCRと1つのIsochronousチャンネルのみを結び付けたBroadcast-in connectionの2つのコネクションからなる。例えば、AV機器71のoPCR91とIsochronousデータのブロードキャストチャンネル番号

(通常63に設定される)を結びつけるのがBroadcast-out connectionとなり、AV機器75のiPCR97とIsochronousデータのブロードキャストチャンネル番号を結びつけるのがBroadcast-in connectionとなる。この2つのBroadcast connectionは、送り手と受け手は互いの状態に依存せず、それぞれ独立に設定される。また、Broadcast connectionを確立した機器或いは制御アプリケーション以外のどの機器からでもPCRを書き換えられることができ、コネクションを切断することができるだけでなく、送信中の機器からのブロードキャスト用Isochronousチャンネルを奪い取ることもできる。

【0009】AV機器間でコネクションが設定された後のデータ送信・受信の開始は、送信AV機器及び受信AV機器を、AV/C(Audio Video Control:オーディオビデオ コントロール) コマンド("AV/C Digital Interface Command Set version (デジタル インターフェイス コマンド セット ヴァージョン) 2.0 D", 1394 Trade Association (トレイド アソシエーション), March 26, 1997)を用いて制御することにより可能としている。AV/Cコマンドには、再生のスタート/ストップ、録画のスタート/ストップ、一時停止、スロー等のコマンドが用意されてい

4

る。また、AV/Cコマンドの高速シリアルバスIEEE1394上への送信・受信方法は、IEC61883規格記載のFunction Control Protocol (ファンクション コントロール プロトコル)を用いて行われる。Isochronous転送を終了する場合は、送受信AV機器のPCRの設定を解除することにより、コネクションを解放する。

【0010】

【発明が解決しようとする課題】1394プロトコル上では、高速シリアルバスIEEE1394上に接続されている機器は、バス初期化時のSelf-IDプロセスにより他の1394機器のNode_ID番号と最大動作速度のみが知らされる。このため、高速シリアルバスIEEE1394上のある1394機器が、高速シリアルバスIEEE1394上に複数存在する別のある1394機器とデータ転送を開始しようとしても、操作したい1394機器の高速シリアルバスIEEE1394上で割り振られたNode_ID番号に対応する伝送速度以外のデータ転送等に関する規格上の機能等が判らないため、1394プロトコルだけでは、ある特定の任意の1394機器間のデータ転送はできないという問題がある。

【0011】また、1394プロトコルだけでは、制御したい1394機器の能力を知ることができないため、どのレベルまでの制御が可能かが判らないという問題がある。

【0012】(発明の目的)本発明は、上記の課題を解決するために、高速シリアルバスIEEE1394上に接続されているIEEE1394機器制御装置が、以下の機能を提供することを目的とする。

【0013】(1)高速シリアルバスIEEE1394の初期化によって各機器に割り振られるNode_ID番号と機器固有の識別情報を対応させる。

【0014】(2)高速シリアルバスIEEE1394上にどのような機器が存在するかを把握する。

【0015】(3)制御したい1394機器がどのような能力を備え、どのような制御が可能であるかを知る。

【0016】

【課題を解決するための手段】上記の目的を達成するために、本発明の第1のIEEE1394機器制御装置は、物理層、リンク層、トランザクション層から構成され、前記各層の動作を制御するシリアルバスマネージメントを含み、前記トランザクション層を介してデータ転送を行う高速シリアルバスIEEE1394のバスノードであって、(1)高速シリアルバスIEEE1394に接続された他の機器が有するConfiguration (コンフィグレーション) ROM情報の内容を読み込む機器認識手段と、(2)前記機器認識手段によりConfiguration ROMを読み込まれた機器のNode_ID番号とConfiguration ROMの記述内容との対応付けを行い、その内容を記憶するNode_ID-Configuration ROM情報記憶部と、

(3) 前記Node_ID-Configuration ROM情報記憶部を参照し、高速シリアルバスIEEE1394に接続されたある特定の機器を制御するための制御信号を送出する機器制御手段と、を有することを特徴とする。

【0017】本発明の第2のIEEE1394機器制御装置は、第1の発明の機器認識手段として、Configuration ROMの内容の全て或いは制御に必要な情報を選択して読み込むことを特徴とする。

【0018】本発明の第3のIEEE1394機器制御装置は、第1の発明のNode_ID-Configuration ROM情報記憶部に記憶された情報から、高速シリアルバスIEEE1394に接続された機器の制御可能な能力を認識し、この能力の範囲内で前記機器を制御することを特徴とする。

【0019】本発明の第4のIEEE1394機器制御装置は、Configuration ROMを有し被制御対象の機器としても機能することを特徴とする。

【0020】(作用) 本発明のIEEE1394機器制御装置(コントローラともいう。)は、1394機器に割り振られたNode_ID番号と1394機器固有の情報とを対応させることにある。この対応付けにより、高速シリアルバスIEEE1394上にどのような種類の1394機器が存在し、その1394機器はどのような能力を有しているのかを認識することができる。本発明ではこのプロセスを機器認識のプロセスという。この機器認識により、コントローラからある特定の1394機器を指定することができ、その1394機器へ制御コマンドを送信することを可能としている。

【0021】機器固有の情報は、IEEE1394規格やIEC61883規格に準拠された1394機器に装備されるCSR空間のアドレス番地FF FF F0 00 04 00 h~FF FF F0 00 07 F F hに存在するアドレス空間に記述されており、このアドレス空間はConfiguration ROMと呼ばれている。Configuration ROMの構造は図11に、Configuration ROMに記述されている主な情報の内容を図12に示す。Configuration ROMは、Bus_info_block(バスインフォメーション ブロック)とRoot_directory(ルート ディレクトリ)、Unit_directory(ユニット ディレクトリ)、Node_unique_id(ノードユニーク アイディー)の4つのセクションから構成されている。Bus_info_blockセクションには、機器固有IDである64ビットのExtended Unique(エクステンディッド ユニーク)_ID(通常EUI-64と呼ばれる)が記載されており、Node_unique_idセクションのコピーとなっている。Root_directoryセクションには、1394機器内に実装されているモジュールIDやオプション情報が含まれている。このConfiguration ROM情報により、1394機器の機器種別及び、同一種別機器でもその機器固有IDから個体の区別を可能としている。

【0022】以上のように、コントローラは、1394プロトコルで割り振られたNode_IDとConfiguration ROM情報とを対応させる機器認識のプロセスにより、高速シリアルバスIEEE1394上の「どこに」「どのような種別の機器」が存在するかを把握することができる。

【0023】

【発明の実施の形態】 本発明の一実施の形態について図面を参照して説明する。

【0024】(構成の説明) 図1は、本実施の形態であるIEEE1394機器制御装置100を示すブロック図である。

【0025】IEEE1394機器制御装置100は、コネクション制御部1、Node_ID-Configuration ROM情報記憶部2、シリアルバスマネージメント3、1394トランザクション層4、1394リンク層5、1394物理層6から構成される。

【0026】コネクション制御部1は、機器認識部11と機器制御部12から構成され、機器認識部11からの信号は、1394トランザクション層4、1394リンク層5、1394物理層6を介して、適切なパケットに組み立てられ適切なタイミングで高速シリアルバスIEEE1394上へ送出される。高速シリアルバスIEEE1394からの信号は、逆に1394物理層6、1394リンク層5、1394トランザクション層4を介して、機器認識部11に送られる。機器認識部11は必要な情報をNode_ID-Configuration ROM情報記憶部2に保存する。

【0027】機器制御部12からの信号は、機器認識部11からの信号の流れと同様に高速シリアルバスIEEE1394に送出されるが、信号の宛先を指定するためにNode_ID-Configuration ROM情報記憶部2を参照する。

【0028】シリアルバスマネージメント3は、IEEE1394規格に記載されている通り、CSR空間31の情報をもとに、1394トランザクション層4、1394リンク層5、1394物理層6を制御する。また、機器制御部12は他の1394機器との制御コマンドのやりとりのために、CSR空間31内の指定されたアドレスを経由して情報伝達を行う。

【0029】(動作の説明)

<全体の流れ> 本実施の形態における高速シリアルバスIEEE1394初期化からコネクション確立までの全体の流れの概要を図10に示す。ここでは、図13に示すような高速シリアルバスIEEE1394を用いたネットワーク構成例で説明する。

【0030】まず、高速シリアルバスIEEE1394は、バスの初期設定のために1394プロトコルに従って、Bus reset、Tree IDプロセス、Self IDプロセスを行い、バスを管理するRootノード、Isochronou

sデータ送信のためのリソースを管理するIsochronous Resource Manager (IRM: アイソクロナス リソース マネージャー) が決められ、また、各1394機器に Node_ID番号が割り振られる。

【0031】次に、1394機器間の制御及びデータフローのコネクション制御を行うために、コントローラは機器認識を行う。ここでのプロセスが本発明部分となる。この機器認識は、「機器識別」と「Node_ID-Configuration ROM情報対応付け」の2段階のプロセスに分けられる。機器識別では、高速シリアルバスIEEE 1394上に接続されている全ての1394機器のConfiguration ROMの内容を読み込むことにより、高速シリアルバスIEEE 1394上にどのような機器が接続されているか識別し、機器を特定する。Node_ID-Configuration ROM情報の対応付けでは、機器識別で読み込んだConfiguration ROMの情報から、高速シリアルバスIEEE 1394初期化プロセスで付加されたNode_ID番号と1394機器の特定番号であるUnique_ID等の対応付けを行い、Node_ID-Configuration ROM情報記憶部2に記憶する。

【0032】機器認識完了後は、高速シリアルバスIEEE 1394上にある所望の1394機器のNode_ID番号を用いてAsynchronous (アシンクロナス) パケットを高速シリアルバスIEEE 1394上に送り出し、機器制御信号の転送を行う。高速シリアルバスIEEE 1394上のAV機器のPCRの設定では、このAsynchronousパケットを用いる。まず、コントローラは、Isochronousデータフローを流すために、Isochronousチャンネル番号 (Iso. ch) と帯域 (BW) をIRMから獲得する。次に、コントローラは、送信機器 (例えば、図13の1394機器101) のoPCRと受信機器 (例えば、図13の1394機器103) のiPCRを、IEC61883規格に定められている手順に従い、Asynchronousパケットを用いて設定する。これにより、Isochronousデータフローのパスが設定される。

【0033】送信1394機器及び受信1394機器の制御は、Function Control Protocolに従いAV/Cコマンドを用いて、再生のスタート/ストップ、録画のスタート/ストップ、一時停止、スロー等を行う。Isochronous転送を終了する場合は、送信機器及び受信機器のPCRの設定を解除することにより、コネクションが解放される。

【0034】<Configuration ROMの読込手順> 図2に、高速シリアルバスIEEE 1394上に接続された1394機器のConfiguration ROM読み込みのプロセスの概要を示す。コントローラは、AsynchronousパケットのBroadcastモード (destination_ID=63) あるいはNon-broadcast (ノン ブロードキャスト) モードを用いて、高速シリアルバスIEEE 1394上の全ノードに対してRead request (リード リクエスト) パケ

ットを送付する。Read requestを受けた各1394機器は、Read requestパケットをコントローラに返す。コントローラは、このRead requestパケットヘッダのSource (ソース) _IDとConfiguration ROM情報の内容から、Node_IDとConfiguration ROM情報 (特にnode_unique_id) を対応付けたマップを生成し、Node_ID-Configuration ROM情報記憶部2に記憶する。

【0035】コントローラがConfiguration ROMを読み込む具体的な手順を以下に示す。

【0036】Configuration ROMの構造は、図11に示すように階層化されており、各セクションの先頭のアドレスのレジスタにブロック長が記載されている。また、Root_directoryセクションには、以下に続く、Unit_directoryセクションとNode_unique_id_leafセクションが記載されている先頭のアдрес (Offset address: オフセット アドレス) が記載されている。このため、Configuration ROMの読み込みには、まず各セクションの先頭のアドレスを読み込み、データ長を認識し、次にセクション単位で情報を読み込むという手順をとる。以下、図3及び図4を参照しながら詳細な手順を示す。

【0037】(1) <Bus_info_block情報の読込>

【手順211】 コントローラ100が機器識別を開始すると、コントローラはRead request for data quadlet (リード リクエスト フォー データ クアドレツト) パケットを高速シリアルバスIEEE 1394に送出する。Read request for data quadletパケットのフォーマットを図6に示す。destination_IDは、ブロードキャストとするために前半10ビットは3FF h、後半の6ビットは3F hと設定され、destination_offset (デスティネーション オフセット) にはBus_info_blockセクションの最初のアдресであるFFF F000 04 00 hが指定される。

【0038】【手順212】 Read request for data quadletパケットを受信した高速シリアルバスIEEE 1394上の各1394機器は、自分自身の指定されたアドレスの情報を、Read response for data quadletパケットを用いてコントローラに応答する。Read response for data quadletパケットのフォーマットを図7に示す。

【0039】コントローラは、各1394機器から送られてきたRead response for data quadletパケットを受信すると、そのパケットに記載されているSource_IDとBus_info_blockセクションのデータ長を各々記憶する。

【0040】【手順213】 コントローラは、各1394機器のBus_info_blockセクションのデータ長を認識した後、Read request for data blockパケットを、宛先を個々の1394機器宛とし高速シリアルバスIEEE 1394に送出する。Read request for data blockパケットのフォーマットを図8に示す。destination_I

Dは(手順212)で記憶したSource_IDと設定され、destination_offset(デスティネーション オフセット)にはBus_info_blockセクションの最初から2quadlet(1quadlet=4bytes)目のアドレスであるFF FF FO 0004 04 hが指定される。data_lengthには(手順212)で記憶したBus_info_blockセクションのデータ長から1quadletを引いた値が指定される。

【0041】[手順214] 高速シリアルバスIEEE 1394上の各1394機器は、Read request for data blockパケットを受信すると、自分自身の指定されたアドレスの情報を、Read request for data blockパケットを用いてコントローラに应答する。Read request for data blockパケットのフォーマットを図9に示す。

【0042】コントローラは、各1394機器から送られてきたRead request for data blockパケットを受信しすると、そのパケットに記載されているSource_IDとBus_info_block情報の内容をそれぞれNode_ID-Configuration ROM情報記憶部2に記憶する。

【0043】(2) <Root_directory情報の読込>

【手順221】 コントローラはRead request for data quadletパケットを高速シリアルバスIEEE 1394に送出する。destination_IDは、ブロードキャストとするために前半10ビットは3FF h、後半の6ビットは3F hと設定され、destination_offsetにはRoot_directoryセクションの最初のアドレスであるFF FF FO 0004 14 hが指定される。

【0044】[手順222] Read request for data quadletパケットを受信した高速シリアルバスIEEE 1394上の各1394機器は、自分自身の指定されたアドレスの情報を、Read request for data quadletパケットを用いてコントローラに应答する。各1394機器から送られてきたRead request for data quadletパケットを受信したコントローラは、そのパケットに記載されているSource_IDとRoot_directoryセクションのデータ長を各々記憶する。

【0045】[手順223] 各1394機器のRoot_directoryセクションのデータ長を認識した後、コントローラは、Read request for data blockパケットを、宛先を個々の1394機器宛にし高速シリアルバスIEEE 1394に送出する。destination_IDは(手順222)で記憶したSource_IDと設定され、destination_offsetにはRoot_directoryセクションの最初から2quadlet目のアドレスであるFF FF FO 0004 18 hが指定される。data_lengthには(手順222)で記憶したRoot_directoryセクションのデータ長から1quadletを引いた値が指定される。

【0046】[手順224] Read request for data blockパケットを受信した高速シリアルバスIEEE 1

394上の各1394機器は、自分自身の指定されたアドレスの情報を、Read request for data blockパケットを用いてコントローラに应答する。各1394機器から送られてきたRead request for data blockパケットを受信したコントローラは、そのパケットに記載されているSource_IDとRoot_directoryセクション情報の内容及びunit_directoryセクションのオフセットアドレスとnode_unique_id_leafセクションのオフセットアドレスをそれぞれNode_ID-Configuration ROM情報記憶部2に記憶する。

【0047】(3) <Unit_directory情報の読込>

【手順231】 コントローラはRead request for data quadletパケットを、宛先を個々の1394機器宛にし、高速シリアルバスIEEE 1394に送出する。destination_IDは(手順224)で記憶したSource_IDと設定され、destination_offsetには(手順224)で記憶したUnit_directoryセクションのオフセットアドレスが指定される。

【0048】[手順232] Read request for data quadletパケットを受信した高速シリアルバスIEEE 1394上の各1394機器は、自分自身の指定されたアドレスの情報を、Read request for data quadletパケットを用いてコントローラに应答する。各1394機器から送られてきたRead request for data quadletパケットを受信したコントローラは、そのパケットに記載されているSource_IDとUnit_directoryセクションのデータ長を各々記憶する。

【0049】[手順233] 各1394機器のUnit_directoryセクションのデータ長を認識した後、コントローラは、Read request for data blockパケットを、宛先を個々の1394機器にし、高速シリアルバスIEEE 1394に送出する。destination_IDは(手順232)で記憶したSource_IDと設定され、destination_offsetには(手順224)で記憶したUnit_directoryセクションの最初から2quadlet目のアドレスが指定される。data_lengthには(手順232)で記憶したUnit_directoryセクションのデータ長から1quadletを引いた値が指定される。

【0050】[手順234] Read request for data blockパケットを受信した高速シリアルバスIEEE 1394上の各1394機器は、自分自身の指定されたアドレスの情報を、Read request for data blockパケットを用いてコントローラに应答する。各1394機器から送られてきたRead request for data blockパケットを受信したコントローラは、そのパケットに記載されているSource_IDとUnit_directoryセクション情報の内容をそれぞれNode_ID-Configuration ROM情報記憶部2に記憶する。

【0051】(4) <Node_unique_id_leaf情報の読込>

>

【手順241】 コントローラはRead request for data a quadletパケットを、宛先を個々の1394機器宛にし、高速シリアルバスIEEE1394に送出する。destination_IDは(手順224)で記憶したSource_IDと設定され、destination_offsetには(手順224)で記憶したNode_unique_id_leafセクションのオフセットアドレスを指定する。

【0052】【手順242】 Read request for data quadletパケットを受信した高速シリアルバスIEEE1394上の各1394機器は、自分自身の指定されたアドレスの情報を、Read request for data quadletパケットを用いてコントローラに回答する。各1394機器から送られてきたRead request for data quadletパケットを受信したコントローラは、そのパケットに記載されているSource_IDとNode_unique_id_leafセクションのデータ長を各々記憶する。

【0053】【手順243】 各1394機器のNode_unique_id_leafセクションのデータ長を認識した後、コントローラは、Read request for data blockパケットを、宛先を個々の1394機器宛にし、高速シリアルバスIEEE1394に送出する。destination_IDは(手順242)で記憶したSource_IDと設定され、destination_offsetには(手順224)で記憶したNode_unique_id_leafセクションの最初から2quadlet目のアドレスを指定する。data_lengthには(手順242)で記憶したNode_unique_id_leafセクションのデータ長から1quadletを引いた値が指定される。

【0054】【手順244】 Read request for data blockパケットを受信した高速シリアルバスIEEE1394上の各1394機器は、自分自身の指定されたアドレスの情報を、Read request for data blockパケットを用いてコントローラに回答する。各1394機器から送られてきたRead request for data blockパケットを受信したコントローラは、そのパケットに記載されているSource_IDとNode_unique_id_leafセクション情報の内容をそれぞれNode_ID-Configuration ROM情報記憶部2に記憶する。

【0055】以上の手順で高速シリアルバスIEEE1394上に接続されている全ての1394機器のConfiguration ROMの情報の読み込みを終了する。

【0056】以上説明した実施の形態のConfiguration ROM読み込み手順以外にも、以下のような実施の形態の変形例がある。

【0057】(1) 本実施の形態では、高速シリアルバスIEEE1394上の1394機器の制御は、高速シリアルバスIEEE1394上の1ノードとして存在するコントローラにより制御されるものとしたが、1394プロトコルは機能の分散化を可能としており、コントローラは、ある1394機器(例えば図13中の1394機器101)に組み込まれるように構成されていても

構わない。

【0058】(2) 本実施の形態では、Configuration ROMの情報を4セクション単位に分けて読み込みを行っているが、コントローラがConfiguration ROMの一部の情報だけを必要とする場合は、その情報だけを読み込むようにすることができる。例えば、1394機器固有のID番号であるEUI-64だけを読み込む場合は、以下の手順をとれば良い。

【0059】【手順1】 コントローラはRead request for data blockパケットを高速シリアルバスIEEE1394に送出する。destination_IDは、ブロードキャストとするために前半10ビットは3FF h、後半の6ビットは3F hと設定され、destination_offsetにはFF FF F0 00 04 0C hが、data_lengthには2quadletが指定される。

【0060】【手順2】 Read request for data blockパケットを受信した高速シリアルバスIEEE1394上の各1394機器は、自分自身の指定されたアドレスの情報を、Read request for data blockパケットを用いてコントローラに回答する。各1394機器から送られてきたRead request for data blockパケットを受信したコントローラは、そのパケットに記載されているSource_IDとEUI-64情報をそれぞれNode_ID-Configuration ROM情報記憶部2に記憶する。

【0061】

【発明の効果】 本発明のIEEE1394機器制御装置によれば、1394機器に割り振られたNode_ID番号と1394機器固有の情報を対応させているため、高速シリアルバスIEEE1394上の(1)どこに(2)どのような種類の1394機器が存在し(3)その1394機器はどのような能力を有しているのかを認識することができる。この機器認識により、コントローラからある特定の1394機器を選定することができ、その1394機器へ制御コマンドを送信することを可能としている。

【0062】また、制御したい1394機器の能力を知ることができるため、コントローラからの制御のレベルを把握することも可能となる。

【0063】さらに、現在、Configuration ROMのアドレス空間には規格上必要最低限の情報のみが定められているが、Root_directoryセクションやUnit_directoryセクションやNode_unique_idセクションのOptial(オプション)アドレス空間や新たなセクションの定義により、拡張情報を得ることが可能となる。

【0064】

【図面の簡単な説明】

【図1】 本発明の一実施の形態のIEEE1394機器制御装置を示すブロック図である。

【図2】 本発明の機器認識のプロセスの概要を示す流れ図である。

【図3】本発明の機器識別のプロセスの詳細を示す第一の流れ図である。

【図4】本発明の機器識別のプロセスの詳細を示す第二の流れ図である。

【図5】本発明のNode_ID-Configuration ROM情報記憶部に記憶されるマップの一例を示す図である。

【図6】Read request for data quadletパケットのフォーマットを表す図である。

【図7】Read request for data quadletパケットのフォーマットを表す図である。

【図8】Read request for data blockパケットのフォーマットを表す図である。

【図9】Read request for data blockパケットのフォーマットを表す図である。

【図10】高速シリアルバスIEEE1394初期化から1394機器間の接続確立までの全体の流れの中で本発明部分を示す図である。

【図11】Command and Status Register (CSR) 空間の構造及びConfiguration ROMの構造を表す図である。

【図12】Configuration ROMに記述されている情報の内容を説明する図である。

【図13】高速シリアルバスIEEE1394を用いた

ネットワーク構成例を示す図である。


【図14】高速シリアルバスIEEE1394を用いたAV機器ネットワーク構成例及びAV機器間の接続を説明する図である。

【図15】Master Plug RegisterとPlug Control Registerのフォーマットを表す図である。


【符号の説明】

- 1 コネクション制御部
- 2 Node_ID-Configuration ROM情報記憶部
- 10 3 シリアルバスマネージメント
- 4 1394トランザクション層
- 5 1394リンク層
- 6 1394物理層
- 11 機器認識
- 12 機器制御
- 31 CSR
- 32 Configuration ROM
- 71~75 AV機器
- 81~85 MPR (Master Plug Register)
- 20 91~97 PCR (Plug Control Register)
- 100 IEEE1394機器制御装置
- 101~104 1394機器
- 211~244 機器識別手順


【図1】



【図 2】




【図 3】




【図 5】

Node_ID (16bits)	Unique_ID (64bits)	Module_Vendor_ID (24bits)	Node_Capability (24bits)	Unit_Speed_ID (24bits)	Unit_Pw_Version (24bits)	Option
1	010...111	11...00	00...01	01...11	00...01	none
2	001...101	10...11	01...11	10...11	00...11	101...001
3	010...101	10...01	01...10	11...00	01...10	none
4	110...001	01...10	11...01	00...10	00...01	none

【図 6】




【図 4】




【図7】

Read response for data quadlet A'のフォーマット




【図8】

Read request for data block A'のフォーマット



【図9】


Read response for data block A'のフォーマット




【図12】

node_vendor_id	24-bit	ノードベンダーのCompany ID
chip_id_hi	40-bit	ノードベンダーの node's vendor provides Chip ID
chip_id_low		
		上記3つの領域の64bitで機器固有IDである "EUI-64" になる
module_vendor_id	24-bit	モジュールのCompany ID
node_capability	24-bit	ノードの各種オプションの有無
unit_spec_id	24-bit	ユニットのCompany ID
unit_sw_version	24-bit	ユニット用I/Oドライバソフト識別


【図13】



【図14】



【図10】



00h 04h 08h 0Ch 10h 14h 18h 1Ch 20h 24h 28h

bmc isc cmc imc

Bus Info Block Length	CRC Length	rom_crc_value
"1394"		
reserved	CRC_chk_acc	max_rate
node_vendor_id		chip_id_hi
chip_id_lo		
root_directory_length		CRC JB
key	Module_Vendor_ID	
key	Node_capability	
key	Node_Unique_id_indirect_offset	
key	Unit_Directory_offset	
Optional		
unit_directory_length		CRC JB
key	Unit_Speed	
key	Unit_Sw_Version	
Optional		
node_unique_id_length		CRC JB
company_id	chip_id_hi	
chip_id_lo		
Optional		

Register Space Base Address: FF FF F0 00 00 00 h

C3R Core register
Serial Bus dependent register
Configuration ROM
Initial unit space

0 00 00 00 h
0 00 02 00 h
0 00 04 00 h
0 00 08 00 h
F FF FF FF h

STATE CLEAR
STATE SET
MODE IDS
RESET START
SRLIT TIMEOUT HI
SPRIT TIMEOUT LO
CYCLE TIME
BUS TIME
BUSY TIMEOUT
BUS MANAGE ID
BANDWIDTH AVAILABLE HI
CHANNELS AVAILABLE HI
CHANNELS AVAILABLE HI

Output Plug Control Registers
Input Plug Control Registers
EOP COMMAND Register
EOP_RESPONSE Register
TOPOLOGY MAP
SPEED MAP

08 00h
08 00h
08 80h
0A 00h
08 00h
0D 00h
0F 00h
10 00h
13 FFh
20 00h
2F FFh
FF FFh

【図 1.5】

Output Plug Master Register (oPMR)

data rate capability	broadcast channel base	non-persistent extension field	persistent extension field	reserved	number of output plugs
2	6	8	8	3	5

Input Plug Master Register (iPMR)

data rate capability	Reserved	non-persistent extension field	persistent extension field	reserved	number of input plugs
2	6	8	8	3	5

Output Plug Control Register (oPCR)

on-line	broadcast connection counter	point-to-point connection counter	reserved	channel number	data rate	overhead ID	payload
1	1	6	2	6	2	4	10

Input Plug Control Register (iPCR)

on-line	broadcast connection counter	point-to-point connection counter	reserved	channel number	reserved
1	1	6	2	6	16

フロントページの続き

(51) Int. Cl.⁶

識別記号

F I

H 0 4 L 12/28

H 0 4 L 11/00

3 1 0 D